DDR SDRAM控制器的一个问题

ccs · 发表于 2010-5-31 09:06:39

本帖最后由 fpgaw 于 2011-1-14 17:03 编辑

DDR SDRAM控制器的一个问题

为什么不是直接将DQS延时90度相位作为时钟来采样DQ？而是用内部时钟去采样延时后的DQ？

ccs · 发表于 2010-5-31 09:06:53

猜测是因为DQS无法进入时钟网络，分配给各个DFF时延时差别太大

ccs · 发表于 2010-5-31 09:07:10

DQS不一定能进入GCLK

Altera的Cyclone系列貌似就不可以

Sunlife · 发表于 2015-5-20 10:12:10

DQS不一定能进入GCLK

		自动登录	找回密码
密码			我要注册

站长推荐 /1