集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 3911|回复: 2

一段式的状态机的缺点

[复制链接]
CPLD 发表于 2010-6-23 18:42:38 | 显示全部楼层 |阅读模式
本帖最后由 CPLD 于 2010-6-23 18:45 编辑

状态机控制模块,是用一段式来写的.但是老师叫改写成两段式来书写,我不太清楚为什么?

一段式的状态机的输出可以是电平信号,可以是脉冲信号,具有很大的灵活性.而且输出为寄存输出,不容易产生毛刺.有什么不好?

我看到有些资料上说一段式的状态机程序冗长,容易发生错误.但是没有讲明白.我觉得能够实现就好.

一段式的状态机到底有什么不好?请各位高手指导.谢谢.
 楼主| CPLD 发表于 2010-6-23 18:42:52 | 显示全部楼层
没有什么不好,
以前综合工具智能化不高的时候,
要求两段式,
就是一个always组合逻辑,
然后用一个next的时序逻辑打一拍出去。
现在智能化高了,
不讲究这个了。

你老师的意思可能是让你明白状态机的原理。
实践上实现没有区别,
但是你是学生,
所以用两段式,对学习和理解状态机有好处。
Sunlife 发表于 2015-5-20 16:49:39 | 显示全部楼层

没有什么不好,
以前综合工具智能化不高的时候,
要求两段式,
就是一个always组合逻辑,
然后用一个next的时序逻辑打一拍出去。
现在智能化高了,
不讲究这个了。

你老师的意思可能是让你明白状态机的原理。
实践上实现没有区别,
但是你是学生,
所以用两段式,对学习和理解状态机有好处。
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-5-6 23:11 , Processed in 0.078286 second(s), 24 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表