切换到窄版

集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流 › 怎么实现源时钟倍频？
返回列表 发新帖
查看: 1349|回复: 1

怎么实现源时钟倍频？

[复制链接]
zxopen88 发表于 2012-9-21 10:37:30 | 显示全部楼层 |阅读模式
怎么实现源时钟倍频？
FPGA工程师就业培训班（保就业）
回复

使用道具 举报

FPGA就业培训班招聘学员（保就业）
zhiweiqiang33 发表于 2012-9-21 10:39:59 | 显示全部楼层
“怎么实现源时钟倍频”你用PLL里面的时钟管理单元；也就是DCM;来实现源时钟倍频；
FPGA工程师就业培训班（保就业）
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-6-26 12:11 , Processed in 0.060176 second(s), 19 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表