集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1748|回复: 2

代码风格问题请教

[复制链接]
lee 该用户已被删除
lee 发表于 2010-6-24 15:09:42 | 显示全部楼层 |阅读模式
看了一段代码,对其编码风格很不习惯!故有一问!
时序逻辑的always的敏感列表里,放置边沿触发信号,综合器会将它当成时钟吗?
lee 该用户已被删除
 楼主| lee 发表于 2010-6-24 15:09:54 | 显示全部楼层
一般写法:
always @ (posedge a or negedge rstb)    //a被当成FF的CK端,rstb被当成rb端
begin
  if(rstb==1'b0)
       ......
  else
      ......
end

除此之外,edge和level触发不能同时出现的敏感列表里面
always @(posdege a or b or c....)   //非法的
Sunlife 发表于 2015-5-27 11:34:52 | 显示全部楼层

一般写法:
always @ (posedge a or negedge rstb)    //a被当成FF的CK端,rstb被当成rb端
begin
  if(rstb==1'b0)
       ......
  else
      ......
end

除此之外,edge和level触发不能同时出现的敏感列表里面
always @(posdege a or b or c....)   //非法的
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-5-6 23:43 , Processed in 0.057698 second(s), 21 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表