集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 4952|回复: 11

460ns vsync=1, expected=0modelsim仿真是出现了这个,谁知道应该怎么解决啊

[复制链接]
ccs 发表于 2010-6-25 10:40:15 | 显示全部楼层 |阅读模式
460ns vsync=1, expected=0
modelsim仿真是出现了这个,谁知道应该怎么解决啊
 楼主| ccs 发表于 2010-6-25 10:40:29 | 显示全部楼层
你这是在做视频方面的代码仿真?
 楼主| ccs 发表于 2010-6-25 10:40:55 | 显示全部楼层
现在仿真显示部分
 楼主| ccs 发表于 2010-6-25 10:41:09 | 显示全部楼层
直接去推屏吗?
 楼主| ccs 发表于 2010-6-25 10:41:29 | 显示全部楼层
是想用vga显示,结果程序仿真不出来
不知道哪错了
 楼主| ccs 发表于 2010-6-25 10:41:48 | 显示全部楼层
看你给的错误提示,VSYNC与定义不符合,应该拉到0值的时候仍然为1,问题应该在testbench上
 楼主| ccs 发表于 2010-6-25 10:42:01 | 显示全部楼层
不会是写的TCL吧,大数据量的仿真通常都是要写TCL文件的
 楼主| ccs 发表于 2010-6-25 10:42:09 | 显示全部楼层
应该是测试文件有问题
我这是个小程序,不至于啊
 楼主| ccs 发表于 2010-6-25 10:42:58 | 显示全部楼层
vsyc为1的时候是列消隐,在0的时候数据有效,你要是去推频的话,可能要和VGA的频的定义要匹配的啊
 楼主| ccs 发表于 2010-6-25 10:43:17 | 显示全部楼层
啊,是1的时候数据有效吧
我是用图形化波形编写的testbench

看频的定义了
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-5-6 18:13 , Processed in 0.065768 second(s), 23 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表