集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 2611|回复: 4

如何生成乱码的verilog文件

[复制链接]
CPLD 发表于 2010-6-25 17:24:07 | 显示全部楼层 |阅读模式
如何生成乱码的verilog文件
 楼主| CPLD 发表于 2010-6-25 17:24:25 | 显示全部楼层
看见过有一种verilog文件,是乱码的,但可以综合或者仿真。不知道哪位dx知道如何生成?
 楼主| CPLD 发表于 2010-6-25 17:24:35 | 显示全部楼层
那得工具支持啊

Mentor的工具都支持
 楼主| CPLD 发表于 2010-6-25 17:24:47 | 显示全部楼层
嗯,那用什么工具生成?如何生成?mentor的工具就可以吗?记的以前用过别人家的ip核提供的就是加密格式的verilog代码,可以用modelsim仿真,也可以用ISE综合,但不知道如何生成。
Sunlife 发表于 2015-5-28 11:45:39 | 显示全部楼层

那得工具支持啊

Mentor的工具都支持
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-5-6 17:36 , Processed in 0.062741 second(s), 23 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表