求解这段程序的错误

初学Verilog，编了一个四位比较器，程序综合时总出现这样的错误：HDLCompilers:26 - "comp4.v" line 30 expecting 'endmodule', found 'if'。如果把begin end加上去的话就成了这样HDLCompilers:26 - "comp4.v" line 29expecting 'endmodule', found 'begin'

module comp4(x,y,gt,it,eq);
         input [3:0]x;
    input [3:0]y;
    output gt,it,eq;
        reg gt, it, eq;
       
        always  @(x or y);
        //begin
                if(x>y)
                        gt=2'b1;
                        eq=2'b0;
                        it=2'b0;               
                        else
                          if(x==y)       
                                        gt=2'b0;
                                        eq=2'b1;
                                        it=2'b0;               
                                        else
                                                        gt=2'b0;
                                                        eq=2'b0;
                                                        it=2'b1;
                                         
        //end               
       
endmodule

要加begin  end   ，if  ，else后面也要加

回复 2# hhq520189


    是说在每个if else 后面加上begin吗？我加过了，还是会出现同样的错误，很费解

把"       always  @(x or y);"
给成
   "       always  @(x or y) “