限幅滤波算法的简化FPGA实现方法

限幅滤波算法的简化FPGA实现方法
近年来随着数字信号处理技术的进步，多载波传输技术在无线通信和有线应用等方面越来越受到人们的关注，比如3G通信系统中的主流技术：WCDMA、 CDMA2000和TD-SCDMA都采用了多载波技术；在B3G或4G通信系统中，正交频分复用（OFDM）也是多载波技术应用的具体体现[3]。
        功率放大器(Power Amplifier: PA)是一种在通信系统广泛使用的非线性器件，其特点是当输入信号幅度超出其线性区，输出就会产生非线性失真，从而造成信号带内失真和邻带信号干扰，因此必须将输入信号幅度控制在其线性区内。而多载波传输的一个主要是缺陷是传输信号的峰均功率比（PAPR）很高[1]，也就是说在多载波系统中，信号的幅度值较大，导致多载波信号经过功率放大器后产生非线性失真。故在多载波通信系统中，需要降低信号的峰均比，这正是限幅滤波算法的目的所在。
        降低峰均比的算法有很多，但从硬件实现角度来说，限幅滤波是最简单实用的算法，本论文对其进行了简化并在FPGA中得到实现，达到了算法性能和资源的双重权衡。
1.    限幅滤波算法概述
  限幅滤波算法原理非常简单，如果输入信号的峰值包络超过了给定的阈值，我们就将其限定在这个给定的阈值，如果没有超过此阈值，就无需对其进行限制，即为限幅[2]，如公式（1）所示。
                           (1)
        其中 为输入复数信号， 为输出信号，阈值为最大允许的信号幅度值，也就是说阈值 的大小决定了限幅的程度。一般来说定义限幅比cliprate（单位dB）：
                            (2)
        在公式（2）中， 为输入信号的平均功率，为限幅门限值。
        从限幅定义可以看出，限幅是一个非线性操作，必然会造成频谱的带外扩展，所以需要在限幅模块后添加滤波器，滤波类型可以分为两种，如图1所示。

第一种是时域滤波方案，首先进行限幅，然后经过时域滤波器，对带外信号进行抑制，常用的时域滤波器即为FIR滤波器，阶数根据具体系统有所不同。
第二种是频域滤波方案，也是首先进行限幅，然后经过FFT变化，对信号频谱进行滤波，然后再进行IFFT变换，对带外信号进行抑制[2]。
        一般来说，频域滤波方法对于PAPR的抑制效果更好，但从FPGA硬件实现角度来说，FFT和IFFT非常复杂，且占用资源较多。故在硬件实现是一般采用时域滤波的方法。
2.    算法简化
对于限幅滤波模块来说，在FPGA硬件实现时遇到的最大问题是，当信号功率大于限幅门限功率时，需要对信号功率进行开方和除法运算，如公式（1）所示。由于除法单元和开方单元很耗资源，且延时较大，使得整个模块的时延达不到要求，故本文提出了一种简化的限幅滤波算法，其原理如下所述。
2.1 峰均比特性
图2是典型的4载波WCDMA信号的CCDF曲线（CCDF曲线表示信号峰均比出现的概率曲线），可见在WCDMA通信系统中，由于采用了多载波技术，使得信号的峰均比较大。图3是4载波WCDMA信号功率分布直方图，可以看出信号功率主要集中在数值较小区域，随着功率数值的增大，信号数量呈指数减小趋势，也就是说，在多载波WCDMA信号中，大幅度信号所占的比重非常小。比如超过4dB峰均比，信号所占的比例大约为10%，如图2所示。

        下面以限幅门限4dB为例，统计超过4dB峰均比的所有信号的直方图分布，如图4所示 (统计信号量为460800个样值)。

从CCDF曲线图2中可以看出，超过限幅门限（4dB），也就是需要进行限幅的信号大约占10%，而从直方图4可以更加准确的看出这些需要限幅信号的分布情况。离限幅门限越远(也就是信号自身的功率越大)、信号数越少。
2.2 算法改进


        在限幅滤波算法中（如公式（1）所示），当信号需要进行限幅时，硬件实现时最耗资源和时间的是表达式 的值，其中 是限幅的门限幅度值， 是当前信号的功率。下面仿真统计实际系统中，当信号需要限幅时，表达式 值得分布情况，如图5所示。








        图5中，当信号需要进行限幅操作时，表达式 值都是小于1的数，并且随着信号功率的增大，表达式 值的动态范围越小，变化越缓慢。故在FPGA硬件实现时，对限幅滤波算法做如下的优化措施：
（1）将0~1数值分为n个区间，仿真发现取n=16 即可达到性能和资源的权衡。
（2）将 值进行不均匀量化得到n个 值。
        对落在量化区间内的信号用量化后的 值取代自身的 值，参看图6的量化前后的表达式曲线图。故在FPGA硬件实现时，只需要存储量化后的n个 值，当输入信号功率大于门限功率时，选择判断功率落在的具体量化区间，查表得到相应的 ，以此方式简化了算法中的开方和除法单元，节省了资源的同时，将延迟降到最低。


2.3 仿真结果


        本节仿真该简化算法性能，仿真中采用4载波WCDMA信号源（信号源按照3GPP协议25.996构造[4]），最大峰均比达到16.9dB，限幅门限值取4dB，采用时域滤波算法。分别对比限幅算法和本文提出的简化限幅算法性能，CCDF曲线如图7所示。


图7  简化限幅滤波算法性能对比图



        图7中，红色曲线代表普通的限幅滤波算法性能，绿色曲线代表本文提出的简化限幅滤波算法性能。可以看出红色曲线和绿色曲线基本重合，说明该简化算法对峰均比的缩减性能同一般的限幅滤波算法相比，基本没有性能上的损失。下面通过功率谱密度PSD图和星座图指标，对该简化算法做更为详细的分析，仿真结果如图 8、图9、图10、图11所示。








        图10对比图8，限幅滤波后的PSD图对比信源PSD图，阻带dB下降值有所改善。图11对比图9，限幅滤波后的星座图对比信源星座图，信号点并没有恶化，图11输出信号的EVM=8.827（EVM的统计见参考文献[5]）。


3.    FPGA实现


        本文在Xilinx公司FPGA芯片xc4vsx35-12ff668上实现该简化算法，整个限幅滤波模块分为两个子模块：限幅子模块和滤波子模块。限幅模块的功能示意图如图12所示，滤波模块采用Xilinx芯片中的IPCore调用（参见Xilinx技术文档[6]）。图12中，FPGA限幅模块分为以下几个子功能：
（1）计算信号的平均功率，进而得到限幅门限值A
（2）计算每个输入信号的功率，并与限幅门限值A对比
（3）如果信号功率超过限幅门限A，查找其量化区间，得到限幅系数
（4）将输入信号与限幅系数相乘，得到输出信号



        简化的限幅滤波算法在Xilinx xc4vsx35-12ff668实现，根据3GPP协议，WCDMA信源速率3.84MHz，4载波信源采用8采样即30.72MHz，FPGA内部时钟采用245.76MHz，是数据速率的8倍，方便内部复用以减少硬件资源；输入、输出数据位宽为16比特，限幅后的时域滤波器采用63阶FIR滤波器。算法简化前后的资源占用情况如下表1所示。
表1  限幅滤波算法的FPGA资源占用对比表
属性       
    一般限幅滤波        本文的简化算法
输入数据速率        30.72MHz        30.72MHz
FPGA 内部处理时钟        245.76MHz        245.76MHz
滤波器阶数        63        63
输入数据位宽        16        16
输出数据位宽        16        16
XtremeDSP Slice数目        15        13
FPGA Slice资源        2012        1688
时延        30个样值        3个样值

  
  
      
        表1对比看出，在硬件实现时，本文提出的简化限幅滤波算法在时延和硬件资源上都得到了改善，其中DSP48硬核乘法器减少2个，Slice资源减少424个，更重要的时延参数得到了明显提高，从原来的30个采样值缩小到3个采样值。可见该简化算法在工程应用中具有很大的实用价值。


4.    总结


        现代通信系统中的多载波技术使得限幅滤波器算法得到了更广泛的应用，本文对一般的限幅滤波算法进行简化并在Xilinx FPGA中得到实现，验证了该简化算法的实际应用价值。性能上不亚于一般的限幅滤波算法，并且简化了其硬件实现的复杂度。


参考文献


[1]  SEUNG HEE HAN and JAE HONG LEE.“An overview of peak-to-average power ratio reduction techniques for multicarrier transmission”. IEEE Wireless Communications, April 2005:
[2]  R. O'Neill and L. B. Lopes, “Envelope Variations and Spectral Splatter in Clipped Multicarrier Signals,” Proc. IEEE PIMRC '95, Toronto, Canada, Sept. 1995:pp. 71–75.
[3]  尹长川，罗涛等 “多载波宽带无线通信技术” 北京邮电大学出版社 2004
[4]  Base Station (BS) conformance testing (FDD), 3GPP 25.141
[5]  User Equipment (UE) radio transmission and reception (FDD), 3GPP 25.101
[6]  XtremeDSP for V4 FPGAs User Guide  pp.97-113

将输入信号与限幅系数相乘，得到输出信号