集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 2640|回复: 6

状态机仿真出错,请高手指教

[复制链接]
CTT 发表于 2010-6-26 00:54:42 | 显示全部楼层 |阅读模式
本帖最后由 fpgaw 于 2010-11-18 16:26 编辑

module cio_state (wr,rd,bit0,pointer_en,control_en);
input wr;
input rd;
input bit0;
output pointer_en;
output control_en;
reg pointer_en;
reg control_en;
reg [1:0] state;

parameter reset=2'b00,state0=2'b01,state1=2'b10;
always @ (bit0 or wr or rd)
if (bit0==1)
begin
state<=reset;
pointer_en<=1;
control_en<=0;
end
else
case (state)
reset:begin
   if(wr==0 && bit0==0)
    begin
    state<=state0;
    pointer_en<=0;
    control_en<=1;
    end
   else begin
    state<=reset;
    pointer_en<=1;
    control_en<=0;
    end
   end
  state0:begin
   if (wr==0)
    begin
    state<=state1;
    pointer_en<=1;
    control_en<=0;
    end
   else begin
    state<=state0;
    pointer_en<=0;
    control_en<=1;
    end
   end
  state1:begin
   if (wr==0 && bit0==1)
    begin
    state<=reset;
    pointer_en<=1;
    control_en<=0;
    end
   else if (rd==0 || wr==0)
    begin
    state<=state0;
    pointer_en<=0;
    control_en<=1;
    end
   end
default:begin
   state<=reset;
   pointer_en<=1;
   control_en<=0;
   end
endcase
endmodule
 楼主| CTT 发表于 2010-6-26 02:54:20 | 显示全部楼层
主要看软件报什么错误,根据提示信息再进行判断
UFP 发表于 2010-6-26 03:33:38 | 显示全部楼层
是呀,最好把出错的信息贴出来,这样比较好找错误
VVC 发表于 2010-6-26 04:00:23 | 显示全部楼层
看不懂啊
VVC 发表于 2010-6-26 05:50:45 | 显示全部楼层
不行,没有图片和出错信息,不想看
VVIC 发表于 2010-6-26 06:16:23 | 显示全部楼层
报了什么错?
Sunlife 发表于 2015-6-17 10:57:53 | 显示全部楼层

是呀,最好把出错的信息贴出来,这样比较好找错误
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-5-6 16:48 , Processed in 0.076487 second(s), 23 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表