如何避免fpga仿真中的毛刺现象?

CTT · 发表于 2010-6-26 00:49:32

本帖最后由 fpgaw 于 2010-7-13 14:39 编辑

各位大侠都来说说，小弟我编了一个状态机，可是有在仿真时出现了很多毛刺现象。请各位大侠都帮个忙，怎样才能减少毛刺　　如果觉得问题不够具体的话，也可以说说毛刺出现的原因，以及它可能引起的后果，而一般常用避免的方法　　

ICE · 发表于 2010-6-26 02:46:57

简要原因: 一个多位信号各个位的新值不同时到达 
后果:可能造成系统不稳定(比如无法满足上升时间和保持时间)的后果,甚至逻辑错误 
避免方法: 尽量使用时序设计(同步,从而使在下个时钟沿到达之前使各位信号已经达到稳定状态); 优化逻辑等

HDL · 发表于 2010-6-26 04:24:10

就用触发器就可以解决问题的

UFP · 发表于 2010-6-26 05:24:38

谢谢! 
二楼精简扼要呀!

tim · 发表于 2010-6-26 06:53:09

尽量采用3段式，寄存输出就不会有毛刺了

CHANG · 发表于 2010-6-26 08:14:07

楼主可以把自己写的状态机贴出来给大家看看啊

Sunlife · 发表于 2015-6-24 09:44:53

一个多位信号各个位的新值不同时到达 
后果:可能造成系统不稳定(比如无法满足上升时间和保持时间)的后果,甚至逻辑错误 
避免方法: 尽量使用时序设计(同步,从而使在下个时钟沿到达之前使各位信号已经达到稳定状态); 优化逻辑等

		自动登录	找回密码
密码			我要注册

站长推荐 /1