集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 4892|回复: 10

用CPLD做设计时,同步复位好还是异步复位好?

[复制链接]
HANG 发表于 2010-6-26 01:39:27 | 显示全部楼层 |阅读模式
用CPLD做设计时,同步复位好还是异步复位好?
UFP 发表于 2010-6-26 02:12:45 | 显示全部楼层
路过,也想学习
ICE 发表于 2010-6-26 02:22:50 | 显示全部楼层
同步时钟,异步复位
 楼主| HANG 发表于 2010-6-26 02:32:11 | 显示全部楼层
同步触发,可以免去竞争
ngtim 发表于 2010-6-26 02:44:45 | 显示全部楼层
个人认为 同步
tim 发表于 2010-6-26 03:13:54 | 显示全部楼层
学习学习!
CTT 发表于 2010-6-26 04:52:29 | 显示全部楼层
原帖由 huashi911 于 2007-3-28 11:11 发表
       
       

<br>
同步时钟,异步复位 说的精辟!
usb 发表于 2010-6-26 06:37:42 | 显示全部楼层
同意楼上的
interige 发表于 2010-6-26 07:57:39 | 显示全部楼层
一般来说,采用同步复位好些<br>
可以采取内部复位,而不用外部触发复位
interige 发表于 2010-6-26 09:06:08 | 显示全部楼层
同步是好一些可以消除竞争冒险,但是也要看你的实际应用,异步也是不可缺少的!!哈
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-5-6 18:18 , Processed in 0.067160 second(s), 24 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表