[求助]ISE在VHDL中怎样使用一个编译好的SCH资源？

ISE在VHDL中怎样使用一个编译好的SCH资源？
比如，用原理图法已经编译好一个工程A（产生了许多文件），我在另一个VHDL工程B里，希望把A作为一个元件或模块调用。
请问应该在VHDL里如何写？
如果是A是VHDL写的，那么它会自动生成xxx.xnf这样的文件，在B工程中，按照教科书的元件例化的写法即OK:
component ……
然后
u1:...port map(……）；即可
但是，用原理图法却不产生xxx.xnf格式的文件（我想大概要xxx.edn？）所以不会用。我想资源必然会互相利用的，不理解为何教科书绝口不提