集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1793|回复: 3

数据分配的问题

[复制链接]
interige 发表于 2010-6-26 01:43:31 | 显示全部楼层 |阅读模式
本帖最后由 fpgaw 于 2010-7-16 11:09 编辑

有信号A:STD_LOGIC_VECTOR(7 DOWNTO 0),它每更新一次就把信号B:STD_LOGIC送一个正脉冲,共更新6次,问如何把A顺序分配给,C,D,E,F:STD_LOGIC_VECTOR(7 DOWNTO 0);我拿一个计数器对B进行计数,用CASE语句分配,好像不对,
CASE COUNT IS
WHEN 1=>C<=A;
WHEN 2=>D<=A;
.....
请高手指点
inter 发表于 2010-6-26 03:32:57 | 显示全部楼层
不用计数器 直接用<br>
always @ (posedge clk)<br>
c&lt;=a;<br>
d&lt;=c;<br>
e&lt;=d;<br>
<br>
是否可行?
ATA 发表于 2010-6-26 04:50:58 | 显示全部楼层
谢谢2楼的兄弟,我搞定了,是用你的方法,再加上计数器控制赋值时间,多谢
Sunlife 发表于 2015-6-17 09:32:38 | 显示全部楼层
不用计数器 直接用<br>
always @ (posedge clk)<br>
c&lt;=a;<br>
d&lt;=c;<br>
e&lt;=d;<br>
<br>
是否可行?
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-6-21 09:25 , Processed in 0.189531 second(s), 20 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表