集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
12
返回列表 发新帖
楼主: longt

dff和latch的区别?指得是QUARTUS2下,ALTERA提供得这两个模块有什么区别??

[复制链接]
usd 发表于 2010-6-26 09:23:03 | 显示全部楼层
原帖由 savage1984 于 2006-7-10 10:05 发表<br>
latch要避免用,电平触发容易受干扰,产生误操作<br>
但是如果数据晚于时钟到达又不想等下个时钟就只能用latch,不过最好还是不要这么设计巴 应该可以先对时钟延时半个周期的吧,<br>
用latch在有效电平期间,状态会很不稳定的
HANG 发表于 2010-6-26 09:50:38 | 显示全部楼层
还是12楼说得清楚明了<br>
要多看书 了
usb 发表于 2010-6-26 10:22:24 | 显示全部楼层
latch应该就是像74系列的透明锁存器一样的东西。
HDL 发表于 2010-6-26 11:57:27 | 显示全部楼层
一个是时钟沿触发,一个是电平,最好用DFF
usd 发表于 2010-6-26 13:52:30 | 显示全部楼层
latch要避免用,电平触发容易受干扰,产生误操作,
ICE 发表于 2010-6-26 15:50:09 | 显示全部楼层
刚进这行,看什么都是好东西,谢谢
longtim 发表于 2010-6-26 17:08:37 | 显示全部楼层
又学了一召
inter 发表于 2010-6-26 18:31:46 | 显示全部楼层
多谢大侠门指教!
Sunlife 发表于 2015-6-25 10:32:17 | 显示全部楼层

谢谢,,<br>
我对这两个分别做了仿真,<br>
感觉一个LATCH比一个DFF要延时多一些。<br>
<br>
但是在比较复杂的系统(比如频率计中的计数器)把DFF换成LATCH,则仿真时的计数器是无法正确计数的。<br>
(我的改法是在HDL语言中把上升延触发改为高电平触发)
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-5-6 17:27 , Processed in 0.060880 second(s), 16 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表