集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
楼主: CHA

两个进程中对同一信号赋值的问题??

[复制链接]
AAT 发表于 2010-6-26 12:24:17 | 显示全部楼层
最好写在一个always快里面,这样回头看自己的code的时候,就很容易了,跟踪信号也方便
tim 发表于 2010-6-26 13:44:55 | 显示全部楼层
谢谢 10楼的提示,真的是这样啊“!
       
UFP 发表于 2010-6-26 14:18:14 | 显示全部楼层
原帖由 amormio124 于 2006-9-22 21:54 发表<br>
<br>
<br>
<br>
如果你的设计非的是这样的,<br>
那么我想说大部分情况下都是因为你的架构有问题,<br>
考虑解决架构的问题,<br>
而不要为了解决问题而硬凑答案。 很有道理。其实大家在感觉代码描述有困难的时候,很有可能是因为设计架构的问题,也就是前端没有更好的考虑电路的实现。一个好的设计应该从架构开始,下面就是水到渠成的事情。同样的问题,如果代码描述的时候不考虑综合的电路实现,那么对于综合的人,会出现类似的问题。所以深入了解整个流程是多么重要啊!
encounter 发表于 2010-6-26 15:27:36 | 显示全部楼层
用三态的方法可以搞定,
inter 发表于 2010-6-26 16:15:27 | 显示全部楼层
原帖由 amormio124 于 2006-9-22 21:54 发表<br>
<br>
<br>
<br>
如果你的设计非的是这样的,<br>
那么我想说大部分情况下都是因为你的架构有问题,<br>
考虑解决架构的问题,<br>
而不要为了解决问题而硬凑答案。 听君一席话,获益非浅!
interi 发表于 2010-6-26 16:50:29 | 显示全部楼层
呵呵<br>
用时钟去分别采两个的沿也行<br>
但是潜在的还是有两个的沿同时出现的情况<br>
不过可以根据代码if else的优先级来判断出先处理的情况<br>
这样还有一个问题就是信号产生的延迟,也有可能采不到沿的情况发生<br>
但是可以滤掉毛刺呢
ATA 发表于 2010-6-26 16:58:55 | 显示全部楼层
请教高手们,用三态解决是不是,当在一个进程中信号输出的是0或1那么在另一个进程里这个信号输出就要Z,这样就不会冲突,可以Pass了,对么?
CHAN 发表于 2010-6-26 18:05:47 | 显示全部楼层
受教<br>
               
HANG 发表于 2010-6-26 18:59:44 | 显示全部楼层
长见识了!!
CHANG 发表于 2010-6-26 19:29:37 | 显示全部楼层
一个小小的帖子,张了很多的见识,我正为这事发愁呢,谢谢各位高人
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-6-27 08:00 , Processed in 0.083218 second(s), 16 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表