关于verilog语言中数组的综合问题（synplify或quartur工具）？

usb · 发表于 2010-6-26 01:38:36

本帖最后由 fpgaw 于 2010-7-12 12:25 编辑

不知道synplify或quartur能否综合verilog语言中的数组？请高手们出手啦！

ngtim · 发表于 2010-6-26 03:32:35

你说的是verilog当中的存储器吧，只要你的代码写的符合存储器的要求的代码风格是可以综合的。

CHAN · 发表于 2010-6-26 04:12:44

下面引用由doublefisher在 2005/06/12 10:11pm 发表的内容：<br>
你说的是verilog当中的存储器吧，只要你的代码写的符合存储器的要求的代码风格是可以综合的。同意<br>
昨天下午刚写了一个

ups · 发表于 2010-6-26 05:01:50

这么不能综合了啊？不过你要写对才可以哦。

CCIE · 发表于 2010-6-26 06:38:57

多谢大侠们的出手。

usd · 发表于 2010-6-26 08:32:00

据说verilog2001标准允许定义数组了

Sunlife · 发表于 2015-6-24 10:20:09

下面引用由doublefisher在 2005/06/12 10:11pm 发表的内容：<br>
你说的是verilog当中的存储器吧，只要你的代码写的符合存储器的要求的代码风格是可以综合的。同意<br>
昨天下午刚写了一个

		自动登录	找回密码
密码			我要注册

站长推荐 /1