verilog中ESeg是什么

module binaryToESeg(eSeg,A,B,C,D);
output eSeg;
input  A,B,C,D;
nand #1
  g1(p1,C,~D),
  g2(p2,A,B),
  g3(p3,~B,~D),
  g4(p4,A,C),
  g5(eSeg,p1,p2,p3,p4);
endmodule

这个程序是干什么的呀

标题看不懂ESeg是什么

不错的东西，顶一个

      没看懂