也问在verilog中表示一个小数

longtim · 发表于 2010-6-27 23:10:43

本帖最后由 fpgaw 于 2010-7-18 11:03 编辑

如果在verilog中用定点数来表示一个小数的话，我自己知道这样表示是个小数，但是程序应该不知道吧，会把它当作整数处理．这样的话，比如我设计一个调制器，输入是有上限的，为０.５，我如果用一个十位的二进制数０１００＿００００＿００来表示０.５，程序会当作我输入的是２＾９吧，这样能得到我想要的结果吗？

Sunlife · 发表于 2015-6-25 11:48:19

我自己知道这样表示是个小数，但是程序应该不知道吧

		自动登录	找回密码
密码			我要注册

也问在verilog中表示一个小数

浏览过的版块

站长推荐 /1