关于综合出锁存器的问题，请指教

inter · 发表于 2010-6-28 10:13:43

斑竹 ~~~~~~~~~~强! 
 
就一个字..这下我放心拉~~~

ups · 发表于 2010-6-28 10:41:14

嗯 
确实是这么回事

HANG · 发表于 2010-6-28 10:43:57

触发器实际就是锁存器的组合，不同的是前后有效电平相反

HDL · 发表于 2010-6-28 11:05:04

版主说的全面，******

ANG · 发表于 2010-6-28 12:06:23

原帖由 LOONG 于 2006-9-18 11:29 发表 
 
 
 
组合电路中的reg只是在用户编程的时候写起来方便，实际上组合电路中没有存储功能， 
只有线。也就是说如果if－else没有写全的话，当if的条件不满足的时候， 
输出的值不是原if的时候的值，而是x 
不定态。我也觉得是这样

CHAN · 发表于 2010-6-28 12:44:36

不懂，FPGA只是浅浅的研究了一下，不是很懂得样子。

VVC · 发表于 2010-6-28 13:39:33

如果没有写全,当然会锁存住,直到下一个触发条件成立,才会再次被触发!当然这就看你的需要不需要这个值是不是一直需要了!

ngtim · 发表于 2010-6-28 14:26:04

统一楼主的看法，

ATA · 发表于 2010-6-28 15:21:11

SM DONGDOMGA SM DONGDOMGA

tim · 发表于 2010-6-28 16:08:39

同疑惑学习

		自动登录	找回密码
密码			我要注册

关于综合出锁存器的问题，请指教

浏览过的版块

站长推荐 /1