集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 2107|回复: 3

STD_LOGIC类型的请教没有X赋值前,它是不是有默认值?如果有的话是不是被默认为11?

[复制链接]
FFT 发表于 2010-6-27 23:00:53 | 显示全部楼层 |阅读模式
本帖最后由 fpgaw 于 2010-7-12 17:17 编辑

我把X定义成:SIGNAL X:STD_LOGIC_VECTOR(1 DOWNTO 0);当我还没有给X赋值前,它是不是有默认值?如果有的话是不是被默认为11?
interig 发表于 2010-6-28 00:19:29 | 显示全部楼层
默认值为不定态:XX
usd 发表于 2010-6-28 01:20:01 | 显示全部楼层
一般默认为“00”,但这种默认是不可靠的,最好是上电复位初始化一下。
Sunlife 发表于 2015-7-4 10:30:30 | 显示全部楼层

一般默认为“00”,但这种默认是不可靠的,最好是上电复位初始化一下。
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-5-6 14:14 , Processed in 0.059201 second(s), 20 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表