上海一外企的fpga笔试题（今天我刚考完的）

1.
4位计数器。异步复位，同步清零，VHDL语言
2.
用一个二选一mux与一个非门设计一个异或电路
3.
10.1小数分频设计
4.
多时钟数据处理的方法


这是上海一外企的笔试题，今天刚考完。公布以下，大家讨论下，把答案说一说。
后两题我做的不好，第三题3.
10.1小数分频设计 这个根本就不会。
大家说说吧

就考这个啊！！！！ 路不好走

原帖由 yin0725 于 2007-9-19 18:46 发表
       
       

<br>
就考这个啊！！！！ 路不好走 你好像觉得很简单？！<br>
当然在下面作，查资料作肯定容易，但在短时间内笔试完整的作下来也不容易的。<br>
你说说怎么做啊？<br>
特别最后2道题

4.<br>
多时钟数据处理的方法<br>
<br>
这个具体是问什么呢？我不是很理解，能解释一下吗？

用一个二选一mux与一个非门设计一个异或电路<br>
能告诉我这个题目的答案吗？

原帖由 康康 于 2007-9-21 12:42 发表
       
       

<br>
4.<br>
多时钟数据处理的方法<br>
<br>
这个具体是问什么呢？我不是很理解，能解释一下吗？ 就是跨时域的数据处理。<br>
其他的都会，就是10.1分频不会，唉！

谁能把第4个问题看看吗<br>
好像方法比较多的

上海什么外企？居然考这个？

1很简单.<br>
2.y=a(~b)+(~a)b ,把a作为MUX的数据选择端，b作为数据输入就行了<br>
3.把待分频时钟进行9次10分频，和1次11分频<br>
4.多个时钟域之间数据处理，可用缓存处理

谢谢楼上的解答～第四题原来是问这个。<br>
顺祝各位中秋快乐～～