集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 3566|回复: 4

一种改进的全数字锁相环设计

[复制链接]
CPLD 发表于 2010-4-11 10:40:17 | 显示全部楼层 |阅读模式

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
zxopenfq 发表于 2021-5-12 14:00:33 | 显示全部楼层
666666666666666666666
dameihuaxia 发表于 2021-5-12 14:43:45 | 显示全部楼层
一种改进的全数字锁相环设计 [
嘿哈嘿哈哈 发表于 2023-11-22 08:56:39 | 显示全部楼层
一种改进的全数字锁相环设计
dameihuaxia 发表于 2023-12-2 09:21:36 | 显示全部楼层
有限状态机FSM在PLD中的实现分析
http://www.fpgaw.com/forum.php?m ... 9&fromuid=58166
(出处: 集成电路技术分享)
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-7-27 21:58 , Processed in 0.076185 second(s), 24 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表