切换到窄版

集成电路技术分享»论坛 › › FPGA技术交流 › 高阻态的描述？？

发新帖

查看: 1695|回复: 1

高阻态的描述？？

VVIC 发表于 2010-6-28 00:46:45 | 显示全部楼层 |阅读模式

我要完成一个模块主要是有四个FIFO，它们的输出只能有一个作为后级RAM的输入，但现在不用4选1，要用高阻态，再任何时刻，四个FIFO输出中的三个市高阻，另外一个作为RAM的输入，请问这是应如何描述？

FPGA工程师就业培训班（保就业）

回复

使用道具举报

FPGA就业培训班招聘学员（保就业）

HANG 发表于 2010-6-28 02:44:55 | 显示全部楼层

不是太懂，抱歉

至芯科技ZX系列开发板正在火爆发售！

回复支持反对

使用道具举报

发新帖

站长推荐 /1

|小黑屋|手机版|Archiver|集成电路技术分享 ( 京ICP备20003123号-1 )

GMT+8, 2024-5-14 08:05 , Processed in 0.087843 second(s), 19 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表