FPGA做RAM问题

我现在想输出一个周期延拓后的信号,也就是说原信号若共12个数据，设为[X(1),X(2),...X(11)]，<br>
则周期延托后的信号为[X(10),X(11),X(1),X(2),...,X(11),X(1),X(2)]，共12+4=16个点。我想在<br>
fpga中做一个ram将原始信号全存到里面,然后用的时候再调,但就是在凋的时候不知道地址怎么写。<br>
感觉挺复杂的,也没做过.高手能不能给我指点一下。我的QQ是85772547，