怎么用Verilog HDL完成矩阵的运算呢

我要做的模块大体上是这样的：
从前级收到一些向量。这些向量可以组成一个矩阵B。假设这个矩阵B是N行 M列的。
要求得一个系统矩阵A, A=B(转置共轭)*B;
任务就是这么简单。
现在有些疑问如下：
1.对于接收到的矩阵B应该是要先存到一个不Buffer中吧,或者就是先存到一个RAM中.但是这个B矩阵应该是个复数的形式.怎么表示.
2.解决了第一个问题后,A=B(转置共轭)*B的运算,可否直接在一个时钟内用一个for命令完成B(转置共轭)的M个元素与*B的M个元素相乘相加?

楼主知道怎么解决了吗？请教。。。。。

回复 1# usd


    楼主，解决了嘛？应该要怎么做呀？用Quartus II仿真的话怎么做？在FPGA上实现又怎么做？
谢谢！！！

QQ:2356650356

对于楼主说的第一个问题，建议使用片内RAM，原因是：若使用BUFFER，会使用大量的CLE；
对于楼主说的第二个问题，这里面涉及的问题太多，主要包括，你的系统时钟频率；数据长度，如果你的时钟频率不是很高，当然可以在一个周期内完成，但是会占用很多的乘法器，和加法器；即涉及到了以速度换面积的问题；