切换到窄版

集成电路技术分享»论坛 › › FPGA技术交流 › 改的(2,1,7)维特比open_core，veirolog,

发新帖

查看: 1557|回复: 0

改的(2,1,7)维特比open_core，veirolog,

CTT 发表于 2010-6-28 00:16:14 | 显示全部楼层 |阅读模式

本帖最后由 fpgaw 于 2010-7-18 11:15 编辑

就是怎么样改那个ram头部的程序，希望高手们帮我看一下，这是我毕业设计最后的问题了

至芯科技ZX系列开发板正在火爆发售！

回复

使用道具举报

发新帖

站长推荐 /1

|小黑屋|手机版|Archiver|集成电路技术分享 ( 京ICP备20003123号-1 )

GMT+8, 2024-4-29 04:29 , Processed in 0.065995 second(s), 19 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表