集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
12
返回列表 发新帖
楼主: ATA

求关于乘法器的vhdl设计设计范例

[复制链接]
longtim 发表于 2010-6-28 09:58:41 | 显示全部楼层
mei qian , guang
UFO 发表于 2010-6-28 11:30:43 | 显示全部楼层
什么是华莱士树??
inter 发表于 2010-6-28 12:54:27 | 显示全部楼层
可以利用IPCore !
ngtim 发表于 2010-6-28 14:41:29 | 显示全部楼层
不错哈....
interi 发表于 2010-6-28 16:11:56 | 显示全部楼层
长见识了啊
tim 发表于 2010-6-28 16:54:38 | 显示全部楼层
二楼好强!
weibode01 发表于 2010-11-5 14:20:44 | 显示全部楼层
Verilog的我给点小提示,一个数A和一个数B相×,用if(B[i]) begin  R=R+A<<(i-1);  i=i+1;end
else i=i+1;一些小问题自己想想
807703678 发表于 2012-3-2 17:06:07 | 显示全部楼层
能给个8位的吗?
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|集成电路技术分享 ( 京ICP备20003123号-1 )

GMT+8, 2024-6-17 18:49 , Processed in 0.065317 second(s), 16 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表