集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 3314|回复: 9

为什么仿真时总出现脉冲?那就是竞争冒险吗?

[复制链接]
ccs 发表于 2010-7-15 11:57:28 | 显示全部楼层 |阅读模式
为什么仿真时总出现脉冲?那就是竞争冒险吗?可是实验给出的图形是很完美的响应啊,我的却总是激励过后一段时间才有响应的波形
 楼主| ccs 发表于 2010-7-15 11:57:43 | 显示全部楼层
在引脚分配时同样的字母大小写不一致代表的意思一直吗?为什么程序里面是小写led到分配引脚是就成了LED了呢?
 楼主| ccs 发表于 2010-7-15 11:57:57 | 显示全部楼层
在引脚分配时同样的字母大小写不一致代表的意思一直吗?为什么程序里面是小写led到分配引脚是就成了LED了呢 ...
ccs 发表于 2010-7-15 11:57



    应该是,系统有个响应时间
 楼主| ccs 发表于 2010-7-15 11:58:30 | 显示全部楼层
no simulation input file assignment
 楼主| ccs 发表于 2010-7-15 11:58:43 | 显示全部楼层
no simulation input file assignment
ccs 发表于 2010-7-15 11:58



    能告诉在做的什么实验?
 楼主| ccs 发表于 2010-7-15 11:58:58 | 显示全部楼层
3-8译码器3-8译码器
 楼主| ccs 发表于 2010-7-15 11:59:24 | 显示全部楼层
先前仿真看看功能
没选择tb文件吧
 楼主| ccs 发表于 2010-7-15 11:59:56 | 显示全部楼层
组合逻辑不需要加时钟,同步干嘛
而且还是这么小的逻辑
 楼主| ccs 发表于 2010-7-15 12:00:02 | 显示全部楼层
建议不要把A0,A1,A2定义的的和时钟一样
Sunlife 发表于 2015-7-7 16:40:03 | 显示全部楼层
先前仿真看看功能
没选择tb文件吧
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-5-6 11:47 , Processed in 0.063136 second(s), 19 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表