集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 839|回复: 0

求解 谢谢

[复制链接]
zhiweiqiang33 发表于 2013-4-9 15:22:51 | 显示全部楼层 |阅读模式
module fredevider3(clockin,clockout);
input clockin;
output clockout;
reg temp1,temp2;
reg [1:0] count;
always@(posedge clockin)
  begin
   if(count==2)
     begin
      count <= 0;
      temp1 <= ~temp1;
     end
   else
    count <= count +1;
  end
always@(negedge clockin)
  begin
   if(count==1)
      temp2 <= ~temp2;
  end
   
assign clockout = temp1 ^ temp2;

endmodule

这个程序
用modelsim看 怎么temp1 temp2 和clockout 都没有波形呢
求问?
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-6-27 13:41 , Processed in 0.063492 second(s), 21 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表