请选择 进入手机版 | 继续访问电脑版

集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1598|回复: 6

FPGA大厂先进制程激战一触即发(二)

[复制链接]
zhiweiqiang33 发表于 2013-5-20 14:28:39 | 显示全部楼层 |阅读模式
扩大28nm领先优势 赛灵思祭新版开发工具

面对Altera近来携手台积电、英特尔频频发动攻势,赛灵思也不遑多让,已于日前发布新款SoC FPGA设计套件,将以多元IP为主要设计环境,搭配开放运算视觉资料库(OpenCV),强化28纳米以下制程的可编程设计与自动化IP整合功能(图 4),加速整体产品开发时程,进而扩大赛灵思在先进制程上的领先优势。

赛灵思设计方法资深行销总监Tom Feist认为,完善的开发工具对SoC FPGA设计已变得愈来愈重要。

赛灵思设计方法资深行销总监Tom Feist(图5)表示,随着FPGA制程微缩至28、20纳米以下先进制程,并朝向高整合度SoC方向发展,不仅将增加异质IP整合的困难度,在 C/C++系统级可编程设计方面也将愈来愈复杂,因而驱动FPGA业者加紧研发更强大的软体设计套件,从而提升基于FPGA设计的系统开发速度,并促进 FPGA顺利往20纳米以下制程迈进。

顺应市场发展趋势,赛灵思近期已针对旗下28纳米All Programmable FPGA,发布全新设计套件--Vivado 2013.1版。新一代套件将加快28纳米SoC FPGA内部IP子系统整合速度,同时透过先进可扩展介面(AXI)让安谋国际(ARM)处理器核心、FPGA及其他合作伙伴的IP达成自动化连结,以提高多核心SoC效能、IP重复利用价值与系统级可编程设计可靠度。

Feist强调,Vivado内建完整OpenCV资料库,提供各种高画质(HD)影像监控、工业机器视觉、消费性和医疗电子显示器等丰富的视讯处理解决方案,亦可缩短各种应用开发时程并降低系统复杂度;此外,新增的高层次合成(HLS)硬体加速机制则可提高一百倍的FPGA系统验证速度,将带动28纳米 FPGA相关设计在今年下半年衝量,进而帮助赛灵思巩固市占领先地位。
不过,Altera近期跨入14纳米FinFET制程,并积极补强高阶电信、网通设备芯片的IP阵容,不断壮大发展声势,已更进一步威胁赛灵思的市场地位。

对此,Feist指出,赛灵思在业界主流28纳米制程上已累积丰富生产经验,且异质IP整合技术也优于其他厂商;再加上新版设计套件全面加速28纳米以下制程的All Programmable SoC FPGA开发流程,更将成为该公司的王牌产品,以持续在各个应用领域开疆辟土,有效防堵对手迎头赶上。
 楼主| zhiweiqiang33 发表于 2013-5-23 10:59:52 | 显示全部楼层
赛灵思设计方法资深行销总监Tom Feist认为,完善的开发工具对SoC FPGA设计已变得愈来愈重要。
zxopenljx 发表于 2019-8-1 09:59:56 | 显示全部楼层
感谢楼主分享
zxopenljx 发表于 2019-8-23 16:52:43 | 显示全部楼层
FPGA大厂先进制程激战一触即发(二)
月影星痕 发表于 2019-8-24 11:41:47 | 显示全部楼层

   
FPGA大厂先进制程激战一触即发
zxopenljx 发表于 2023-3-29 11:11:14 | 显示全部楼层
FPGA大厂先进制程激战一触即发(二)
hellokity 发表于 2023-3-31 14:02:23 | 显示全部楼层
FPGA大厂先进制程激战一触即发(二)
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|集成电路技术分享 ( 京ICP备20003123号-1 )

GMT+8, 2024-3-28 21:01 , Processed in 0.117208 second(s), 23 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表