关于FPGA里面时序的问题

现在是用FPGA做一个高精度时间间隔测量的一个东西，里面涉及到两个延迟单元的在芯片中的走线时间，当单元个数不一样时，得到的每个或者每一级的延迟都不一样，故而我想能不能在FPGA中调整或者固定这种延迟走线呢？？？

这样的话就可以固定每一级单元的延迟时间了。如果这种固定延迟可以的话应该怎么搞？              

求各位大大指点指点。