集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 2852|回复: 5

PLL分频Verilog HDL语言编写

[复制链接]
老怪甲 该用户已被删除
老怪甲 发表于 2010-9-20 09:40:39 | 显示全部楼层 |阅读模式
Verilog HDL语言编写EP2C8Q208芯片PLL分频的简单程序,50MHz分频为12MHz

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
pgfzhy 发表于 2010-11-9 19:02:45 | 显示全部楼层
谢谢,分享,真的很好的东西。
CrazyDiode 发表于 2011-9-15 14:26:50 | 显示全部楼层
好东西 看看
巴黎双人舞 发表于 2011-10-5 11:15:37 | 显示全部楼层
谢谢分享。
wqq870228 发表于 2011-10-8 18:55:39 | 显示全部楼层
谢谢楼主的无私分享
fpga_feixiang 发表于 2022-1-27 18:56:01 | 显示全部楼层
66666666666666666666666
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|集成电路技术分享 ( 京ICP备20003123号-1 )

GMT+8, 2024-5-14 17:34 , Processed in 0.072146 second(s), 21 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表