集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 907|回复: 0

rtl视图应该是什么样??

[复制链接]
920628 发表于 2013-7-22 09:15:13 | 显示全部楼层 |阅读模式
交谈中请勿轻信汇款、中奖信息、陌生电话,勿使用外挂软件。
孤立的向日葵(1464706364)  9:13:06
module blocking(clk,a,b,c,);

output[3:0]b,c;

input clk;
input[3:0]a;

reg[3:0]b,c;

always@(posedge clk )
       begin
                        b=a;
              c=b;
              $display("Blocking:a=%d,b=%d,c=%d",a,b,c)        ;       
                 end
endmodule
rtl视图应该是什么样??
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-5-8 04:21 , Processed in 0.062333 second(s), 19 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表