求大家帮我看看这是什么意思（verilog）

这是一句verilog程序    always @( posedge clear or negedge clock)   括号内是啥意思阿

这是一句verilog程序    always @( posedge clear or negedge clock)   括号内是啥意思阿
竹林听雨早晨 发表于 2010-10-15 09:32

    这种问题自己看书或google就行了

clear上升或者clock下降沿触发

括号内是异步复位

回复 4# vvt


    谢谢

clear上升沿异步清零，时钟采用的是下降沿触发

完整的说法是：在上升沿clear或者下降沿clock出现时，执行alway块里的语句。

异步复位，在上升沿clear或者下降沿clock出现时，执行alway块里的语句