各位大哥大姐怎样编写testbench啊

竹林听雨早晨 · 发表于 2010-10-19 15:37:25

本帖最后由 fpgaw 于 2011-8-17 13:37 编辑

还有用verilog 设计二分频二分频是啥意思啊

rainybyf · 发表于 2010-10-19 19:28:47

二分频太基本了
always @(posedge clk)
out<=~out;
写测试的话，主要是产生输入的信号，用always 和initial

竹林听雨早晨 · 发表于 2010-10-19 21:07:32

回复 3# rainybyf

谢谢哦

竹林听雨早晨 · 发表于 2010-10-19 21:07:52

回复 2# feihu612

00445 · 发表于 2010-10-26 17:48:10

真的是有作用啊！！！

TCL · 发表于 2010-10-26 18:08:29

		自动登录	找回密码
密码			我要注册

站长推荐 /1