Altera发布100G以太网和Interlaken IP内核

Altera公司今天宣布，公司MegaCore IP库新增四款同类最佳的知识产权(IP)内核，进一步增强了IP内核系列产品。这些同类最佳的新IP内核包括超高性能和超低延时100G
Interlaken、100G以太网、40G以太网和10G以太网IP。内核经过优化，实现了业界最佳性能、最低延时和最少资源占用。数据中心和网络设备开发人员可以利
   用这些通用解决方案来提高系统带宽，同时突出最终系统的优势。现在可以提供Interlaken和以太网IP内核以及其他标准接口IP，最新版Quartus
                    II软件v13.1为其提供全面支持。  Altera的IP设计副总裁David
Kehlet评论说：“我们关注创新，打破了传统的设计壁垒，同时降低了延时，提高了性能，减少了资源占用，为高性能IP内核设计设立了最佳实践的新标准。从此，随着我们
                  不断发布重新设计的IP内核，这些最佳实践还会继续呈现给我们的客户。”  MegaCore
IP库的所有IP都经过了验证，并在硅片中进行了演示。IP内核时序余量增加了15%，更快的达到时序收敛，支持客户更迅速的将多个IP内核集成到设计中。新的Inter
                   laken和以太网IP内核经过优化，更适合应用在Altera高性能Stratix V
             FPGA以及未来的10代FPGA和SoC中。客户目前可以通过早期软件试用计划，在20 nm Arria 10
       FPGA中使用这些同类最佳的IP内核。MegaCore IP库中的新IP内核包括：  •    低延时100G Interlaken
                 IP内核——这一同类最佳的IP内核采用了软核PCS，其往返延时不到200ns。  •   
低延时100G以太网IP内核——这一同类最佳的IP内核是最小的100G以太网内核，比现有100G以太网IP内核小55%，往返延时不到160ns，延时比竞争100
G以太网IP内核低70%，这些指标都在业界领先。  •    低延时40G以太网IP内核——比现有40G以太网IP内核小40%，延时低60%。  •   
低延时10G以太网IP内核——比现有10G以太网IP内核小20%，延时低24%。

先有IBM硬件体系架构；在有微软软件体系架构；社会的进步基于技术；

FPGA以及未来的10代FPGA和SoC中。客户目前可以通过早期软件试用计划，在20 nm Arria 10
       FPGA中使用这些同类最佳的IP内核。

低延时10G以太网IP内核——比现有10G以太网IP内核小20%，延时低24%。

公司MegaCore IP库新增四款同类最佳的知识产权(IP)内核，进一步增强了IP内核系列产品。这些同类最佳的新IP内核包括超高性能和超低延时100G