简单而明智的成长，记赛灵思3D技术首发

简单而明智的成长，记赛灵思3D技术首发

2010-10-29 11:08:37   来源:EEWORLD
     赛灵思近日宣布推出业界首项堆叠硅片互联技术，即通过在单个封装中集成多个 FPGA 芯片，实现突破性的容量、带宽和功耗优势，以满足那些需要高密度晶体管和逻辑，以及需要极大的处理能力和带宽性能的市场应用。
“堆叠硅片互联技术”的 3D 封装方法
      该技术采用无源芯片中介层、微凸块和硅通孔 (TSV)技术，实现了多芯片可编程平台。对于那些需要高密度晶体管和逻辑、以及需要极大的处理能力和带宽性能的市场应用而言，这些28nm平台和单芯片方法相比，将提供更大的容量，更丰富的资源，并显著降低功耗。
超越摩尔定律
      到目前为止，FPGA 的所有工艺节点都遵循摩尔定律的发展，逻辑容量提高一倍，则成本降低一半。“堆叠硅片互联技术”将多芯片平行排列在一个硅衬底上，实现多逻辑容量提高，简简单单地超越了摩尔定律。简单的背后是其统一的发展规划支持，赛灵思FPGA芯片架构的统一，随在功耗、性能上的达到最优，但正是这种统一的芯片架构方便了多芯片的集成，现在看来真是明智的发展道路。

      堆叠硅片的单 FPGA 比多个 FPGA 应用于大规模设计突破了 FPGA 间传输信号的时延限制，有效利用 I/O， 降低多个 FPGA 之间用标准器件 I/O 创建逻辑连接会引起不必要的功耗。

      最新技术的高密度FPGA将极大的方便通信、医疗、测试和测量、航空航天和国防、高性能计算以及 ASIC 原型设计（仿真）等领域的设计者。满足其希望使用FPGA来部署其下一代的、最苛刻的应用时， 可以使用到资源最丰富的 FPGA 器件的要求。由于无需在相邻 FPGA 间通过I/O 接口和 PCB 走线来驱动芯片，因此此前在系统中使用多个 FPGA 的设计人员，将享用到FPGA芯片之间更高的带宽、更低的功耗、以及更快速的连接方式。

      通过采用3D封装技术和硅通孔 (TSV) 技术，赛灵思28nm 7系列FPGA目标设计平台所能满足的的资源需求，是最大单芯片 FPGA 所能达到的两倍。Virtex®-7 2000T 器件是 Virtex-7 系列中最大型的产品，容量高达 200 万个逻辑单元，并采用 36 个 10.3 Gbps收发器，它将是首款采用该技术的产品。首批产品预计将于 2011 年下半年推出。赛灵思高级副总裁汤立人（Vincent）指出：“通过提供多达 200 万个逻辑单元的业界最大容量，赛灵思 28nm 7系列FPGA大大拓宽了可编程逻辑应用的范围。而我们的堆叠硅片互联封装方法让这样了不起的成就成为了可能。赛灵思五年来的精心研发，以及TSMC和我们的封装供应商所提供的业界领先技术，使我们能为电子系统开发人员带来创新的解决方案，让 FPGA 的优势进一步深入到他们的制造流程。”
       Vincent（左一）和Clement
      28nm Virtex-7 LX2000T 产品将成为全球首个多芯片 FPGA，其逻辑容量是目前赛灵思带串行收发器的最大型40nm FPGA的3.5倍以上，同时也是最大竞争型的带串行收发器 28nm FPGA 的2.8倍以上。该产品采用了业界领先的微凸块 (micro-bump) 组装技术、赛灵思公司专利FPGA创新架构，以及TSMC的硅通孔 (TSV) 技术以及赛灵思的专利 FPGA 创新架构。在同一应用中，相对于采用多个具有不同封装的 FPGA 而言，28nm Virtex-7 LX2000T 大大降低了功耗、系统成本及电路板的复杂性。
xilinx-virtex7 与1元硬币比较            
      ISE® 13.1 设计套件目前已向客户推出试用版，利用其提供的软件支持，其中有设计规则检查（DRCs）和软件信息可引导用户实现 FPGA芯片间的逻辑布局布线。此外，PlanAhead 和 FPGA Editor功能增强了基于堆叠硅片互联技术的 FPGA 器件的图示效果，有助于开展互动设计布局规划、分析及调试。对于多芯片综合的问题，大家不必考虑太多，软件可自动将设计分配到 FPGA 芯片中，无需任何用户干预。如果需要，客户可在特定 FPGA 芯片中进行逻辑布局规划。在没有任何此类约束的情况下，软件工具可让算法智能地在 FPGA 芯片内放置相关逻辑，并遵循芯片间和芯片内的连接和时序规则。

简单而明智的成长，记赛灵思3D技术首发