Discrete Cosine Transformer core 离散余弦变换IP核

描述

通信和网络技术的最新进展使人们无需压缩即可高速运行系统成为可能，许多应用程序使用的数字视频，如电话会议和多媒体通信。这些应用需要一个非常大的比特率，如果不压缩被处理。大多数视频压缩标准如HDTV ，H.261 ， JPEG和MPEG使用离散余弦变换（DCT ）作为标准变换编码方案。

离散余弦变换被分解的信号转换成余弦谐波的加权和;不同于DCT变换，离散傅立叶变换分解信号转换成正交正弦和余弦的加权和，当加在一起再现原始信号。

FreeDCT - L是一款低功耗架构1维8点DCT / IDCT核心占用最小的面积，不需要高速运行（在数码相机，音频压缩应用程序如静止图像压缩）系统。芯的操作分辨率可容易地控制。设计所述芯的主要目标是最小化的尺寸和功耗。它采用了约3000门FPGA上实现时。使用Alliance系列软件，赛灵思XC4000E系列FPGA实现设计之后，时序仿真结果表明，该核心可以工作在29 MHz的速度运行。当实现ASIC的0.8微米工艺设计，时序仿真结果表明，核心将在51 MHz的最高频率。核心占用1.1平方毫米面积，包含11,162个晶体管。

FreeDCT -M是一个适当的速度1维IDCT的核心。它处理12位字的每个时钟周期的1比特的速率。该核心将是适合在MP @ ML（主/主级）的MPEG解码/编码。有详细的说明和文档相关的VHDL核心将陆续公布。
状态

与文档相关联的两个核心都在这里装在一个ZIP文件，请随时发送您对我的工作提出意见或建议