设计工具是FPGA在SoC设计中继续应用的关键

对于大多数使用 FPGA的嵌入式系统设计人员来说，基于微处理器核的 SoC 结构正在成为主流。据调查，目前有五分之一的 FPGA 设计使用了软处理器核，调查还发现大多数 FPGA 设计人员希望今后都使用软处理器核，并渴望使用像 ARM 公司提供的处理器核解决方案。 　　
与此同时，另一个与核使用增加并行的趋势是：约四分之三的嵌入式设计都在某种程度上采用知识产权 (IP) 复用。总体趋势仍然持续转向 FPGA 及摒弃 ASIC 发展，使用可编程逻辑技术的嵌入式项目中有 81% 是采用 FPGA器件。
　　
这对于 FPGA 市场来说无疑是好个消息，但这种发展趋势也无容置疑地为 FPGA 厂家带来挑战。仅就尺寸而言，典型的嵌入式设计现在越来越复杂；而这类复杂设计以往只能采用传统的 ASIC 类型 SoC 器件来实现，并且需要使用有助于设计人员在直观和抽象层面进行开发的高层软件工具。

　　
由于需要复用现有的 IP 资源，这些开发工具必须能够快速简单地将自有的 IP和第三方的 IP 组构在一起。而且在接下来的流程中，还需要对设计进行仿真和调试，并通常在与硬件进行设计的同时编写应用软件。IP 的使用也会对器件本身提高要求，即宝贵的软件 IP 必须在器件中安全地运行，无论是在开发阶段还是在制造阶段均需采用安全保护措施，而且在现场使用时能抵御篡改和盗窃的侵扰。这也是为什么 ARM 等高价值 IP 供应商过去一直不愿将其 IP 产品以软件形式用于 FPGA 的原因之一。
　　
所有这一切都表明了 Actel新近推出的 CoreMP7 软 ARM7 处理器以及包括 CoreConsole IP 开发平台在内的整套工具具有重要意义。
　　
ARM7 是业界领先的 32 位处理器，付运量已达到数十亿片。在 FPGA 上使用这种处理器核，是 FPGA 能否继续在 SoC 类应用中替代 ASIC 的一个先决条件。Actel 以 Flash 为基础的 ProASIC3 和 Fusion 技术是这个发展的重要推动因素，因为它们能防止商用 IP 的运行受到篡改和盗窃等问题侵害。ProASIC3 和 Fusion 技术具有先天优势，难以对其进行逆向工程，而且无需外部能被读出设计信息的配置器件，加上采用片上 AES 加密引擎和密钥系统，确保 ARM 核得以安全地以软件形式销售，并且仅在那些经授权的特定器件上使用。
　　
除了 CoreMP7 本身及 ProASIC3 器件技术外，其配套的开发工具也同样重要。该开发工具的核心是 CoreConsole IP 开发平台 (IDP)，它针对 RTL 上的抽象层，允许设计人员通过图形化用户界面进行设计。CoreConsole 会生成 RTL 代码，并传送至 Actel 的 Libero 集成设计环境 (IDE) 进行仿真和综合。它还可输出与 ARM7 软件编程开发工具共用的 IP 所需的全部软件驱动程序。


　　
CoreConsole 的主体是以总线为中心的工具软件，可将用户自有或第三方的 IP 构件“缝合”在一起，即将各 IP 构件自动连接到所选的互连总线上。CoreConsole 还包括一个 IP 库，内含 CoreMP7 和其它 Actel IP 部件，以及来自 Actel 的 CompanionCore 伙伴的第三方 IP。


　　
CoreConsole 虽然是针对 ARM7 软件核而开发，但其本身却独立于特定使用的互连总线标准、处理器、子系统和IP构件，让设计人员面对未来的升级和开发选择现有的IP时享有最高的灵活性。CoreConsole 的功能集中于处理器核周围的子系统的定义、实施和配置，当中包括中断控制器、内存控制器、定时器、串行接口、I/O端口和上电复位 (POR) 电路。
　　
要将这些不同的部件用手工组构在一起既费时又费力。CoreConsole 便将这个工序自动化，使设计人员能专注于系统而不是部件本身。支持子系统的组装也是在功能层面上通过图形化界面完成，这样就可及早进行系统级评测，大大缩短整体开发时间。这种处理方式当然也顺应了业界一直期待的系统级设计趋势。CoreConsole 工具使用直观的 Windows 界面作为系统级控制界面，并采用SPIRIT (Structure for Packaging, Integrating and Re-using IP within Tool-flows；工具流程中包装、集成和复用IP的结构) 联盟所定义的方法来确保工业标准的系统级IP开发，并通过基于XML代码的基本结构来实现。当 IP 核与总线连接在一起后，就可进行系统级的维护工作。设计人员不但能及早查看系统功能，而且还可用 CoreConsole 生成系统互连测试工作台，能够全程跟踪整个设计直至实施，并可用于验证和调试 FPGA架构内的设计连接。
　　
CoreConsole 与 CoreMP7 工具流程其余部分的集成显然采用了相同方法。该工具生成的文件可直接在 Libero IDE 中使用。这样，就可将 Actel内部开发的工具和其他商业 EDA 工具如 Magma Design Automation、Mentor Graphics、Synplicity 和 SynaptiCAD 结合起来，从而实现仿真、综合和布局布线功能。这样，Libero 可让设计人员使用其在流线型设计流程中所熟悉的商业工具，能够自动管理所有的资源、设计、运作和日志文件。这结构保证了相互操作性，使所有的设计数据都能在不同的工具之间无缝传送，从原理图/HDL 开始进入综合、仿真、布局布线和器件编程。

　　
与建立集成硬件设计流程同等重要的是，尽早开始设计过程中的软件开发工作，并在软件和硬件设计团队之间传递必要的信息。ARM 公司已经针对 CoreMP7开发出使用 CoreConsole 输出数据的工具软件 RealView Developer Kit (RVDK)；该工具软件具有优化的 C 编译器、调试器、汇编器和指令集仿真器。
　　
最近，Actel 推出基于广泛使用的源码开放的 Eclipse 集成设计环境和 ARM7 GNU 编译器和调试器的开发环境 SoftConsole，可从 CoreConsole 导入内存映象和驱动程序，从而简化开发和调试。
　　
正如使用微处理器核已经成为构建 ASIC 类 SoC 所认可的规则一样，随着 FPGA 不断发展和普及，这种构架和战略也逐渐用于可编程逻辑领域中。以 Flash 为基础的安全器件及在其上运行的处理器核，是 FPGA 向新水准发展的必要条件。用于软件和硬件的设计工具也同样重要，可以用来进行系统级设计，并且提供全集成的产品实现环境。所有这些条件都具备之后，下一代可编程逻辑 SoC 正蓄势待发。