集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 5010|回复: 10

FPGA设计中的时序问题应该怎样有效管理

[复制链接]
老怪甲 该用户已被删除
老怪甲 发表于 2010-4-12 21:13:28 | 显示全部楼层 |阅读模式
如何有效地管理FPGA设计中的时序问题.pdf

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
miracle_zhang 发表于 2010-4-26 15:55:26 | 显示全部楼层
谢谢版主~~~~~~~~~~~·
zx02043079 发表于 2010-5-3 16:16:42 | 显示全部楼层
多谢版主。。。。。。。。。。。。。。
junming6385 发表于 2010-8-24 22:31:26 | 显示全部楼层
谢谢版主啦!!!!!!!
scyh1986 发表于 2010-8-30 21:01:17 | 显示全部楼层
拿走了谢谢!
chaojihongjing 发表于 2011-5-5 11:38:03 | 显示全部楼层
不错,谢谢楼主
zhoujunxia 发表于 2011-5-8 18:47:35 | 显示全部楼层
好像不怎么样!
jiaofang 发表于 2011-8-18 23:05:35 | 显示全部楼层
thank for share!
duanlianming 发表于 2011-8-28 12:45:36 | 显示全部楼层
谢分享拉了拉
joewa 发表于 2011-11-9 21:14:59 | 显示全部楼层
多谢版主。。。。。。。。。。。。。。
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|集成电路技术分享 ( 京ICP备20003123号-1 )

GMT+8, 2024-5-19 03:45 , Processed in 0.082320 second(s), 25 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表