请选择 进入手机版 | 继续访问电脑版

fpga论坛|fpga设计论坛

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 6476|回复: 43

035夏宇闻视频之学习FPGA设计中顶层测试verilog模块((至芯科技FPGA培训视频教程)

[复制链接]
CPLD 发表于 2014-4-8 06:00:44 | 显示全部楼层 |阅读模式
本帖最后由 CPLD 于 2014-4-8 06:03 编辑

夏宇闻教授视频之学习FPGA设计中顶层测试verilog模块((至芯科技FPGA培训视频教程)



游客,如果您要查看本帖隐藏内容请回复
shengdishd 发表于 2014-5-21 10:34:19 | 显示全部楼层
················
sdyg_wjr 发表于 2014-7-2 11:33:16 | 显示全部楼层
夏老师讲课很生动,比喻形象恰当。
guyuealian 发表于 2014-8-24 18:32:05 | 显示全部楼层
求FPGA设计中顶层测试verilog模块的视频资料
songguoqi 发表于 2014-9-7 18:07:51 | 显示全部楼层
      


                          不错!!!
songpan117 发表于 2014-9-12 08:29:54 | 显示全部楼层
谢谢 分享  谢谢楼住
karen 发表于 2014-9-12 20:38:52 | 显示全部楼层
不错不错,学习学习
kobe1217241530 发表于 2014-9-25 11:56:06 | 显示全部楼层
楼主好样的!
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

QQ|小黑屋|手机版|Archiver|FPGA论坛 ( 京ICP备10035964号  

GMT+8, 2018-4-26 15:44 , Processed in 0.097530 second(s), 22 queries .

至芯科技 Powered by Discuz X3.2

© 2001-2014 Comsenz Inc.

快速回复 返回顶部 返回列表