波特率的匹配

我的FPGA是20MHZ的，而我想以9600的波特率接收串行数据，为了能检测开始位和停止位，我采用8倍于波特率的时钟。求大神指导一下产生8倍波特率时钟的VERILOG的程序，也就是对系统时钟分频。