集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 922|回复: 0

计数器仿真计数有跳现象

[复制链接]
Mrshan 发表于 2014-5-13 08:43:00 | 显示全部楼层 |阅读模式
    做的就是简单计数器,打算形成电视同步信号,但是在仿真的过程中,发现计数有跳变的现象,产生的并不是连续的数值,而且数值大小已经超过设定位宽最大值,求指教

  附 代码。


module dianshi  ( clk,
                  rst,
                  ctbmc,
                  htbmc,
                  xymc,
                  jhmc,
                  sw_ctrl,
                  h,
                  hj );
              
              
   input clk;           //100MHz
   input rst;      
   input [3:0] sw_ctrl;  //拨码开关
   
   
   output ctbmc;         //场同步脉冲
   output htbmc;         //行同步脉冲
   output xymc;          //消隐脉冲
   output jhmc;          //均衡脉冲
//  output kcmc;          //开槽脉冲
   
   output [9:0]   h;
   output [12:0]  hj;
   
   
   
   reg  ctbmc;
   reg  htbmc;
   reg  xymc;
   reg  jhmc;
   reg  kcmc;
   
   reg   [9:0]    hs;        //行数  625
   reg   [12:0]   hjs;       //行内计数器6400
   
   
   always @ (posedge clk )    //行内计数,行数计数
      begin
        if(!rst)
         hjs <= 13'b0;
        else if (sw_ctrl != 4'd0)
             hjs <= 13'b0;
         else
             hjs <= hjs+13'd1;
      if( hjs == 13'd6399)
              hjs <= 13'd0;
       end
   always @ ( posedge clk)
     begin
        if(!rst)
         hs <= 10'b0;
        else if (sw_ctrl != 4'd0)
            hs <= 10'b0;
             else if( hs != 10'd624)
                   begin
                     if (hjs == 13'd6399)
                       hs <= hs+10'd1;
                   end
                 else
                   hs <= 10'd0;
       end
   
        


          assign   hj  = hjs;
          assign    h  = hs ;
      
endmodule
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-5-7 11:16 , Processed in 0.063941 second(s), 21 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表