切换到窄版

集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流 › 新手请教
返回列表 发新帖
查看: 844|回复: 1

新手请教

[复制链接]
sky147 发表于 2014-5-20 15:36:40 | 显示全部楼层 |阅读模式
请问VHDL中的小模块仿真正确，但是把每个小模块连接起来却错了，是什么原因，谢谢
FPGA工程师就业培训班（保就业）
回复

使用道具 举报

FPGA就业培训班招聘学员（保就业）
王建飞 发表于 2014-5-22 18:01:07 | 显示全部楼层
模块级联起来的时候，由于通过了一些寄存器，每个寄存器会延时一个周期，相当于一个时钟节点，要调整一下你的时序了
FPGA工程师就业培训班（保就业）
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-5-7 11:08 , Processed in 0.059660 second(s), 20 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表