fifo设计问题

　　　异步数据接口设计

　　　输入数据：由学生学号重复循环组成，学号的每一位以一个字节（8bit）表示，以字节串行方式，高位字节先输入，低位字节后输入。字节输入时钟频率30MHz，频率初始相位自定义。
　　　输出数据：以字节串行方式输出学号，高位字节先输出，低位字节后输出。学号的输出必须连续不间断地完整输出一个学号，相邻学号间可插入多个H“FF”字节。字节输出时钟频率100MHz，频率初始相位自定义。
　　　其他输入输出控制信号自定义。
　　　
要求分别以同步FIFO和异步FIFO实现上述接口设计。

请问如何实现输入30M输出时钟100M,提供相关思路即可，先行感谢各位大侠

加一个PLL锁相环，用锁相环倍频