Altera关于SoC FPGA方案的问答

　　嵌入式设计中，提高系统性能，同时降低系统功耗，和板子面积都是常见的问题。随着FPGA朝着摩尔定律发展，我们可以在我们的器件里集成更高级的功能。同时借助更小的工艺，我们可以得到功耗降低和性能提高的好处。

　　通过使用硬核IP，我们可以在器件中提供史无前例的集成度，并为我们带来更多功能。这些好处可以使客户可以减少板上分离器件的数目，从而减少系统成本。比如，我们固化了储存器控制器，PCIe模块，并增加了收发器的数目和速度。

　　由于我们在器件中所做的创新，嵌入式系统里使用FPGA变得非常通用。最近由UBM展开的一次嵌入式调查发现，接近45%的嵌入式设计师计划在他们的下一个嵌入式项目中使用FPGA。我们发现了这个趋势，很多我们的客户在嵌入式系统中同时使用微处理器和FPGA。

　　在我们的28nm产品系列里，我们看到一个史无前例的机会来解决嵌入式开发者关于性能，功耗，集成度和成本等的问题。

　　FPGA硬件设计的灵活性有时也会带来诸如设计复杂度增加的烦恼，特别是对于不熟悉FPGA硬件设计的处理器开发人员。Altera提供界面友好，操作简单的系统集成工具—Qsys。利用Qsys进行系统集成非常方便。你只需选择需要的IP，通过GUI界面将他们连接起来。Qsys能够自动生成互联逻辑(地址/数据总线连接、总线宽度匹配逻辑、地址解码逻辑以及仲裁逻辑，等)。Qsys兼容业界标准接口IP比如Avalon总线接口，和AXI总线接口。Qsys现在支持100多个IP组件，今后还会有更多的兼容IP。很多流行的接口协议或者存储器IP都与Qsys兼容。在嵌入式IP领域，我们移植的有：Nios II软核处理器、JTAG、UART、SPI和RS232等等。当然客户也可以通过Qsys，设计自定义的IP。

　　软件的开发通常在嵌入式系统开发周期占绝对重要的位置。为了缩短产品上市时间，谁更早开发软件，谁就能占据先机，赢得市场。在您拿到芯片之前，Altera提供仿真平台—虚拟目标，以便于您进行软件设计的开发。Altera® SoC FPGA虚拟目标是对双核ARM® Cortex™ -A9 MPCore™ 嵌入式处理器系统的快速功能仿真。在PC上运行，该仿真平台运行Linux或者VxWorks操作系统，并且加入FPGA在环。客户可以对实际开发电路板进行建模。虚拟目标与其仿真的实际硬件二进制和寄存器兼容，当您拿到芯片之后，不需修改就能够将您在虚拟目标调试通过的程序下载到硬件中运行。

SOC是FPGA必须走的道路