基于FPGA/DSP实现的高性能多通道计数器

基于FPGA/DSP实现的高性能多通道计数器
摘要
本文介绍一高性能配置的多通道计数器。此系统的功能已经通过一个小尺寸、低成本的现有FPGA/DSP框架电路板实现了。并具有64个输入通道，最大计数频率为45兆赫，最小积分下线（时间分辨率）24微妙接收23位字节的计数深度。特别是，时间分辨率不仅取决于选择的计数字节深度，还取决于实际上使用的通道个数。事实上，达到一个8位的计数深度，时间分辨率的数值在64个输入通道全部开启的情况下需为8微妙，而如果只用2个通道，它可以降低到378纳秒。多亏其精简的架构和性能，这个系统能应用于基于SPAD序列-高要求的-光子计数阵列，以及许多其他的科研实验室。此外，这些计数结果都是实时处理并通过一个高速的IEEE 1394串行链路进行转换。相同的链路是用来远程设置以及控制整个操作过程，从而使系统具有更高的扩展性。最后，验证整个系统性能的理论模型随即建立，这个模型由其后的报告测试结果验证。
1.简介
一个多通道计数器是一个电子系统，它能够在给定时间区间内对每个输入通道的数字脉冲进行计数，并检测。这样一个系统在许多科研工业制成品中起着关键作用，更重要的应用于基于单光子雪崩二极管（SPAD值）阵列的光子计数。

原文(字数:5214):
FPGA/DSP-based Implementation of a High-PerformanceMulti-Channel Counter
Abstract
A high-performance congurable multi-channel counter is presented. The system has been implemented on a small-size and low-cost Commercial-O-The-Shelf (COTS) FPGA/DSP-based board, and features 64 input channels, a maximum counting rate of 45 MHz, and a minimum integration window (time resolution) of 24 μs with a 23 b counting depth.

相同的链路是用来远程设置以及控制整个操作过程

基于FPGA/DSP实现的高性能多通道计数器