基于FPGA的嵌入式图像采集系统设计

在图像处理系统中，首先对摄像头采集的视频信号进行A／D转换，将模拟图像信号转化为数字信号，提供给后端的处理系统进行图像处理。而视频图像采集系统是多媒体信息处理、视频监控等系统的前端子系统，是视频处理系统中不可缺少的部分。传统视频采集系统一般电路复杂、成本高，而且较难满足实时性的要求，而采用视频摄像头+视频解码器+FPGA的模式，可简化电路的复杂性，其中视频解码器对摄像头采集的信号进行AD转换，FPGA对信号的采样进行控制。FPGA的时钟频率高、时间延迟小，可以满足实时性的要求。基于以上的优点文中采用些结构来实现视频图像的采集。

1 视频解码器SAA7113H

SAA7113H是Philips公司的一种增强型视频输入处理器，内部有一系列寄存器，寄存器的读、写通过I2C总线完成。包括一个双通道的模拟预处理电路、可编程静态增益和自动增益控制电路、时钟生成电路、数字多标准解码电路、亮度、对比度、饱和度控制电路和I2C总线控制电路。SAA7113H需外接24．576 MHz晶体，内部锁相环PLL可输出27 MHz的时钟。自动检测50 Hz和60 Hz的场频，可在PAL、NTSC两种制式之间自动转换。具有4路模拟视频信号输入，通过内部寄存器的不同配置可以实现4路信号的转换；输入可以是4路CVBS或2路Y／C信号或1路Y／C信号2路CVBS，输出为标准ITU656 YUV4：2：2格式的VPO数据总线(8-bit)。SAA7113H模拟部分和数字部分采用+3．3V，数字I／O接口兼容+5V。