集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 907|回复: 0

V6对CDCE421A的配置编程问题

[复制链接]
牛少 发表于 2014-9-4 10:15:51 | 显示全部楼层 |阅读模式
求助:如何实现  占空比1:4表示0   、4:1表示1的 对CDCE421A配置程序 ;还有State2到State3 后需要等待至少10ms,这10ms是否也需要输入 类似1:4表示0   、4:1表示1的这样的数据,还是 直接全部输入0 便可?
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-5-7 04:47 , Processed in 0.058937 second(s), 20 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表