集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 800|回复: 1

verilog HDL学习笔记

[复制链接]
wudi123baobei 发表于 2014-10-22 15:03:28 | 显示全部楼层 |阅读模式
Verilog起源于C语言,但有很多不同于C语言之处。下面就列举一下任务和函数的关系。
任务:task 任务名
            端口及数据类型声明;
            其他语句;
          endtask
函数:function 返回值位宽及类型说明 函数名
            端口及数据类型声明;
            其他语句;
           endfunction
二者最大的区别在于函数有返回值,函数的名就是返回值。这里有一点活用,就是类型声明可以省略,那么函数的返回值就等于没有声明,在函数的内部赋值语句中指定函数的返回类型。
通过任务和函数的调用完成程序的结构化设计,,,,,,,,,,,,
zhiweiqiang33 发表于 2014-10-25 17:14:37 | 显示全部楼层
可以看看夏宇闻老师写的verilog数字系统设计与验证这本书
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-5-7 05:25 , Processed in 0.057075 second(s), 19 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表